GS8320Z36AGT-200 SRAM 2.5 hoặc 3.3V 1M x 36 36M mạch tích hợp IC
Nhóm:
Mạch tích hợp ICS
Giá bán:
Email us for details
Phương thức thanh toán:
Paypal, TT, Công Đoàn Phương Tây
Thông số kỹ thuật
Mã ngày:
Mã mới nhất
Giao hàng bởi:
DHL/UPS/Fedex
Điều kiện:
Mới*Bản gốc
bảo hành:
365 ngày
Hướng dẫn miễn phí:
Tuân thủ RoHS
thời gian giao hàng:
giao hàng ngay lập tức
Gói:
BGA-165
phong cách gắn kết:
SMD/SMT
Lời giới thiệu
GS8320Z36AGT-200 SRAM 2.5 hoặc 3.3V 1M x 36 36M
| Công nghệ GSI | |
| Nhóm sản phẩm: | SRAM |
| RoHS: | Chi tiết |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Cùng nhau | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| TQFP-100 | |
| Thẻ | |
| Thương hiệu: | Công nghệ GSI |
| Loại bộ nhớ: | SDR |
| Nhạy cảm với độ ẩm: | Vâng. |
| Loại sản phẩm: | SRAM |
| Series: | GS8320Z36AGT |
| 18 | |
| Phân loại: | Bộ nhớ và lưu trữ dữ liệu |
| Tên thương mại: | NBT SRAM |
| Loại: | Đường ống dẫn NBT / Dòng chảy |
T
GS8320Z36AGT là một 36Mbit đồng bộ tĩnh SRAM.
Đọc đường ống / ghi chậm hai lần hoặc chảy qua SRAM đọc / ghi chậm duy nhất, cho phép sử dụng toàn bộ băng thông bus có sẵn
bằng cách loại bỏ sự cần thiết phải chèn các chu kỳ bỏ chọn khi thiết bị được chuyển từ đọc để ghi chu kỳ.
thiết bị đồng bộ, địa chỉ, đầu vào dữ liệu và đầu vào điều khiển đọc / ghi được ghi lại trên cạnh tăng của đồng hồ đầu vào.
Điều khiển lệnh bùng nổ (LBO) phải được gắn với đường ray điện để hoạt động đúng cách.
enable (ZZ) và Output Enable. Output Enable có thể được sử dụng để thay thế điều khiển đồng bộ của các trình điều khiển đầu ra và
viết chu kỳ được tự-thời gian nội bộ và bắt đầu bởi cạnh tăng của
Clock input. Tính năng này loại bỏ phức tạp off chip viết xung sản xuất cần thiết bởi SRAM không đồng bộ và đơn giản hóa
GS8320Z36AGT có thể được cấu hình bởi người dùng để hoạt động trong chế độ Pipeline hoặc Flow Through.
Hoạt động như một thiết bị đồng bộ đường ống, có nghĩa là ngoài cạnh tăng kích hoạt các ký hiệu thu nhập
Đối với các chu kỳ đọc, dữ liệu đầu ra SRAM được dẫn đường tạm thời
được lưu trữ bởi các cạnh kích hoạt đầu ra đăng ký trong chu kỳ truy cập và sau đó phát hành cho các trình điều khiển đầu ra tại tiếp theo tăng
GS8320Z36AGT được thực hiện với công nghệ CMOS hiệu suất cao của GSI và có sẵn trong một
JEDEC tiêu chuẩn 100 pin TQFP gói.
Các đặc điểm chính
- NBT (No Bus Turn Around) cho phép sử dụng xe buýt không chờ đọc-viết-đọc; Hoàn toàn tương thích với cả hai
- được dẫn đường và chảy qua NtRAMTM, NoBLTM và ZBTTM SRAM
- 2.5 V hoặc 3.3 V +10%/?10% nguồn điện lõi
- 2.5 V hoặc 3.3 V I/O
- Chế độ Pipeline và Flow Through có thể cấu hình bởi người dùng
- Đinh LBO cho chế độ Linear hoặc Interleave Burst
- Pin tương thích với các thiết bị 2Mb, 4Mb, 8Mb và 16Mb
- Hoạt động ghi byte (9-bit Bytes)
- 3 chip cho phép tín hiệu để mở rộng độ sâu dễ dàng
- ZZ Pin để tắt điện tự động
- Có sẵn gói TQFP 100 chì phù hợp với RoHS
Gửi RFQ
Sở hữu:
MOQ:
1pcs
