EP2S30F672I5N Cấu hình nâng cao (EPC) Thiết bị mạch tích hợp IC
Nhóm:
Mạch tích hợp ICS
Giá bán:
Email us for details
Phương thức thanh toán:
Paypal, TT, Công Đoàn Phương Tây
Thông số kỹ thuật
Mã ngày:
Mã mới nhất
Giao hàng bởi:
DHL/UPS/Fedex
Điều kiện:
Mới*Bản gốc
bảo hành:
365 ngày
Hướng dẫn miễn phí:
Tuân thủ RoHS
thời gian giao hàng:
giao hàng ngay lập tức
Gói:
FBGA672
phong cách gắn kết:
SMD/SMT
Lời giới thiệu
EP2S30F672I5N Cấu hình nâng cao (EPC) Thiết bị mạch tích hợp IC
| Altera | |
| Nhóm sản phẩm: | Thiết bị cấu hình nâng cao |
| RoHS: | Chi tiết |
| SMD/SMT | |
| FBGA672 | |
| Thương hiệu: | Texas Instruments |
| Sản phẩm: | Thiết bị cấu hình nâng cao |
| Loại sản phẩm: | Thiết bị cấu hình nâng cao |
| Phân loại: | PMIC - IC quản lý năng lượng |
| Loại: | Thiết bị cấu hình nâng cao |
| Trọng lượng đơn vị: | 0.001270 oz |
Tính năng Các thiết bị EPC cung cấp các tính năng sau:
■ Giải pháp cấu hình chip duy nhất cho Altera ACEX 1K, APEX 20K (bao gồm APEX 20K, APEX 20KC,
và APEX 20KE), APEX II, Arria?? GX, Cyclone??,Cyclone II, FLEX?? 10K (bao gồm FLEX 10KE và FLEX 10KA),
Các thiết bị Mercury, Stratix II và Stratix II GX
■ Bao gồm bộ nhớ flash 4, 8 và 16 MB để lưu trữ dữ liệu cấu hình
■ Tính năng giải nén trên chip gần như tăng gấp đôi mật độ cấu hình hiệu quả
Kiểu điều khiển kết hợp thành một gói chip xếp chồng
■ Giao diện flash bên ngoài hỗ trợ lập trình song song của flash và truy cập bộ xử lý bên ngoài vào các thiết bị không sử dụng
phần của bộ nhớ
■ Khả năng bảo vệ bộ nhớ flash hoặc lĩnh vực bằng cách sử dụng giao diện flash bên ngoài
■ Được hỗ trợ trong các thiết bị EPC4 và EPC16
■ Hỗ trợ chế độ trang cho cấu hình lại từ xa và địa phương với tối đa tám cấu hình cho toàn bộ hệ thống
■ Tương thích với tính năng cấu hình hệ thống từ xa của loạt Stratix■ Hỗ trợ chế độ cấu hình rộng byte
Fast passive parallel (FPP) với đầu ra dữ liệu 8 bit mỗi chu kỳ DCLK
■ Hỗ trợ cấu hình đồng thời n-bit thực sự (n = 1, 2, 4 và 8) của Altera FPGA
Pin có thể chọn thời gian khởi động lại (POR) 2 ms hoặc 100 ms
■ Đồng hồ cấu hình hỗ trợ nguồn đầu vào có thể lập trình và tổng hợp tần số
■ Hỗ trợ nhiều nguồn đồng hồ cấu hình (điều dao động bên trong và chân đầu vào đồng hồ bên ngoài)
■ Nguồn đồng hồ bên ngoài với tần số lên đến 100 MHz ■ Máy dao động bên trong mặc định là 10 MHz và bạn có thể
lập trình bộ dao động bên trong cho tần số cao hơn 33, 50 và 66 MHz
■ Phối hợp đồng hồ được hỗ trợ bằng cách sử dụng bộ đếm chia có thể lập trình bởi người dùng
■ Có sẵn trong gói phẳng bằng nhựa bốn chân 100 chân (PQFP) và gói UltraFineLine BGA (UFBGA) 88 chân
■ Di chuyển dọc giữa tất cả các thiết bị được hỗ trợ trong gói PQFP 100 pin
■ Điện áp cung cấp 3,3 V (cốt lõi và I/O)
■ Phần cứng phù hợp với tiêu chuẩn IEEE Std. 1532 về khả năng lập trình trong hệ thống (ISP)
sử dụng Jam Standard Test and Programming Language (STAPL)
■ Hỗ trợ quét ranh giới JTAG
■ Kích nINIT_CONF cho phép lệnh JTAG riêng để bắt đầu cấu hình FPGA
■ Phản kháng kéo bên trong trên chân nINIT_CONF luôn bật
■ Phản kháng kéo bên trong yếu có thể lập trình bởi người dùng trên các chân nCS và OE
■ Phản kháng kéo yếu bên trong trên địa chỉ giao diện flash bên ngoài và đường kiểm soát, giữ bus trên đường truyền dữ liệu
■ Chế độ chờ với mức tiêu thụ năng lượng giảm
Gửi RFQ
Sở hữu:
MOQ:
1pcs
