5V9885TPFGI/5V9885T-024PFGI 3.3V EEPROM CLOCK GENERATOR có thể lập trình mạch ICS
| IDT | |
| Nhóm sản phẩm: | Máy phát đồng hồ & Các sản phẩm hỗ trợ |
| RoHS: | Chi tiết |
| 5V9885T | |
| Máy tạo đồng hồ có thể lập trình | |
| 400 MHz | |
| 500 MHz | |
| 6 Sản lượng | |
| 60 % | |
| 3.3 V | |
| 120 mA | |
| - 40 C. | |
| + 85 C | |
| SMD/SMT | |
| TQFP-32 | |
| Thẻ | |
| Thương hiệu: | IDT |
| Chiều cao: | 1.4 mm |
| Jitter: | 200 PS |
| Chiều dài: | 7 mm |
| Nhạy cảm với độ ẩm: | Vâng. |
| Loại đầu ra: | LVDS, LVCMOS, LVPECL, LVTTL |
| Loại sản phẩm: | Máy tạo đồng hồ |
| Phân loại: | Clock & Timer IC |
| Chiều rộng: | 7 mm |
| Phần # Aliases: | IDT5V9885TPFGI 5V9885T |
| Trọng lượng đơn vị: | 0.002568 oz |
Mô tả:
IDT5V9885T là một máy phát đồng hồ có thể lập trình được dành cho truyền thông dữ liệu hiệu suất cao,
Có ba PLL nội bộ, mỗi đơn vị riêng biệt.
có thể lập trình, cho phép ba tần số độc đáo không liên quan đến số nguyên.
một đồng hồ tham chiếu duy nhất. đồng hồ tham chiếu có thể đến từ một trong hai đầu vào đồng hồ dư thừa.
Chức năng chuyển đổi tự động hoặc thủ công cho phép chọn bất kỳ đồng hồ dư thừa nào trong quá trình hoạt động bình thường.
IDT5V9885T có thể được lập trình thông qua việc sử dụng giao diện I2C hoặc JTAG.
cho phép thiết bị được lập trình khi nó hoạt động bình thường hoặc thường được gọi là trong hệ thống
Một EEPROM nội bộ cho phép người dùng lưu và khôi phục cấu hình của thiết bị mà không cần
JTAG ranh giới quét cũng được thực hiện.
Các đặc điểm:
• Ba PLL nội bộ
• EEPROM không biến động nội bộ
• JTAG và FAST chế độ giao diện hàng loạt I2C
• Phạm vi tần số đầu vào: 1MHz đến 400MHz
• Phạm vi tần số đầu ra: 4,9kHz đến 500MHz
• Đầu vào tinh thể tham chiếu với tăng dao động có thể lập trình và công suất tải tuyến tính có thể lập trình
- Phạm vi tần số tinh thể: 8MHz đến 50MHz
• Mỗi PLL có một 8-bit pre-scaler và một 12-bit phản hồi-divider
• Các khối phân chia sau 10 bit
• Phân số phân số
• Hai trong số các PLL hỗ trợ khả năng tạo phổ phổ phổ
• Tiêu chuẩn I/O:
− Các đầu ra - 3.3V LVTTL/ LVCMOS, LVPECL và LVDS
− Nhập - 3.3V LVTTL/ LVCMOS
• Điều khiển tốc độ chuyển động có thể lập trình
• Cài đặt băng thông vòng lặp có thể lập trình
• Chuyển đổi đầu ra có thể lập trình để giảm jitter hai phương thức
• Nhập đồng hồ dư thừa với tùy chọn chuyển đổi tự động và thủ công không có trục trặc
• Quét ranh giới JTAG
• Khả năng / vô hiệu hóa đầu ra cá nhân
• Chế độ tắt điện
• 3.3VVDD
• Có sẵn trong gói TQFP và VFQFPN
