GS8160Z36DGT-200 SRAM 2.5 hoặc 3.3V mạch tích hợp 512K x 36 18M
Nhóm:
Mạch tích hợp ICS
Giá bán:
Email us for details
Phương thức thanh toán:
Paypal, TT, Công Đoàn Phương Tây
Thông số kỹ thuật
Mã ngày:
Mã mới nhất
Giao hàng bởi:
DHL/UPS/Fedex
Điều kiện:
Mới*Bản gốc
bảo hành:
365 ngày
Hướng dẫn miễn phí:
Tuân thủ RoHS
thời gian giao hàng:
giao hàng ngay lập tức
Gói:
TQFP-100
phong cách gắn kết:
SMD/SMT
Lời giới thiệu
GS8160Z36DGT-200 SRAM 2.5 hoặc 3.3V 512K x 36 18M mạch tích hợp
| Công nghệ GSI | |
| Nhóm sản phẩm: | SRAM |
| RoHS: | Chi tiết |
| 18 Mbit | |
| 512 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Cùng nhau | |
| 3.6 V | |
| 2.3 V | |
| 210 mA | |
| 0 C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| Thẻ | |
| Thương hiệu: | Công nghệ GSI |
| Loại bộ nhớ: | SDR |
| Nhạy cảm với độ ẩm: | Vâng. |
| Loại sản phẩm: | SRAM |
| Series: | GS8160Z36DGT |
| Phân loại: | Bộ nhớ và lưu trữ dữ liệu |
| Loại: | Đường ống dẫn NBT / Dòng chảy |
| Trọng lượng đơn vị: | 0.578352 oz |
Mô tả
GS8160Z36DGT là một SRAM tĩnh đồng bộ 18Mbit.
hoặc các đường ống đọc / viết muộn hai hoặc dòng chảy thông qua đọc / duy nhất ghi muộn SRAMs, cho phép sử dụng
tất cả băng thông bus có sẵn bằng cách loại bỏ sự cần thiết phải chèn chu kỳ bỏ chọn khi thiết bị được chuyển đổi
bởi vì nó là một thiết bị đồng bộ, địa chỉ, đầu vào dữ liệu, và kiểm soát đọc / ghi
Các đầu vào được ghi lại trên cạnh tăng của đồng hồ đầu vào.
Các đầu vào không đồng bộ bao gồm chế độ ngủ (ZZ) và Output Enable.
Output Enable có thể được sử dụng để ghi đè điều khiển đồng bộ của các trình điều khiển đầu ra và xoay RAM của
Các chu kỳ ghi được tự đồng bộ và bắt đầu bởi cạnh tăng của các
Tính năng này loại bỏ phức tạp off chip viết xung sản xuất cần thiết bởi không đồng bộ
GS8160Z36DGT có thể được cấu hình bởi người dùng để vận hành
hoạt động như một thiết bị đồng bộ đường ống, có nghĩa là ngoài
đến các ký hiệu kích hoạt cạnh tăng mà thu tín hiệu đầu vào, thiết bị kết hợp một
Đối với các chu kỳ đọc, dữ liệu đầu ra SRAM được lưu trữ tạm thời bởi cạnh kích hoạt
đầu ra đăng ký trong chu kỳ truy cập và sau đó phát hành cho các trình điều khiển đầu ra ở cạnh tăng tiếp theo của đồng hồ.
Đặc điểm
- NBT (No Bus Turn Around) cho phép sử dụng xe buýt không chờ đọc-viết-đọc;
- tương thích với pin với cả đường ống và dòng chảy qua NtRAMTM, NoBLTM và ZBTTM SRAM
- 2.5 V hoặc 3.3 V +10%/?10% nguồn điện lõi
- 2.5 V hoặc 3.3 V I/O
- Chế độ Pipeline và Flow Through có thể cấu hình bởi người dùng
- Đinh LBO cho chế độ Linear hoặc Interleave Burst
- Pin tương thích với các thiết bị 2Mb, 4Mb, 8Mb, 36Mb, 72Mb và 144Mb
- Hoạt động ghi byte (9-bit Bytes)
- 3 chip cho phép tín hiệu để mở rộng độ sâu dễ dàng
- ZZ Pin để tắt điện tự động
- Có sẵn gói TQFP 100 chì phù hợp với RoHS
Gửi RFQ
Sở hữu:
MOQ:
1pcs
